Логические и арифметические основы и принципы работы ЭВМ



         

Порядок проектирования комбинационных схем - часть 2


Таблица 13.6.

ВходыВыходыXiYiPiSiPi+1
00000
00110
01010
01101
10010
10101
11001
11111

Этап 2. Минимизация логической функции. На этом этапе можно использовать любые методы минимизации [5]. Специфика минимизации многовыходных функций – необходимость получения устройства, имеющего минимальный общий состав оборудования, то есть следует проводить минимизацию одной функции с учетом возможного использования части полученного оборудования для минимизации другой функции. В нашем примере не будем рассматривать эту особенность и проведем автономную минимизацию каждой функции. Минимизацию логических функций можно проводить различными методами: методом Квайна, его модификацией – методом Квайна – Мак-Класки, методом диаграмм Вейча. Метод диаграмм Вейча удобно использовать для минимизации функций от небольшого (до четырех) числа переменных. Диаграмма Вейча для функции Si представлена в табл. 13.7.

Таблица 13.7. Диаграмма Вейча для функции суммы одноразрядного сумматора

yi yi
xi 0 1 0 1
xi 1 0 1 0
pi pi pi

Из диаграммы видно, что минимальная дизъюнктивная нормальная форма для функции суммы одноразрядного сумматора совпадает с ее совершенной дизъюнктивной нормальной формой:

Si= xiyi pi

xi yipi
xiyipi
xiyipi

Диаграмма Вейча для функции Pi+1 представлена в табл. 13.8.

Таблица 13.8. Диаграмма Вейча для функции переноса одноразрядного сумматора

yi yi
xi 1 1 1 0
xi 0 1 0 0
pi pi pi

Минимальная дизъюнктивная нормальная форма для этой функции имеет вид:

Рi+1= xiyi

xipi
yipi

Этап 3. Перевод функции в базис, в котором будет строиться схема. В выбранном варианте это базис "Штрих Шеффера":


Рис. . 

Этап 4. Составление схемы на элементах, реализующих функции выбранного базиса. Для более наглядного отображения этого этапа выше обозначены номера элементов, которые будут реализовывать ту или иную часть функции. Полученные схемы представлены на рис.13.5 и 13.6.

Схема, реализующая функцию суммы одноразрядного сумматора

Рис. 13.5.  Схема, реализующая функцию суммы одноразрядного сумматора

Схема, реализующая функцию переноса одноразрядного сумматора

Рис. 13.6.  Схема, реализующая функцию переноса одноразрядного сумматора




Содержание  Назад  Вперед