Физическое окружение вычислительной техники



         

Режимы работы памяти


Напомним, что для адресации к любому биту, например, 1-Мбитной микросхемы требуются 20 адресных линий, в то время как корпус такой микросхемы имеет только 18 выводов. Дело здесь в том, что для этой цели используется так называемое мультиплексирование адресов. Полный адрес ячейки данных делится на два компонента — адрес строки (row address) и адрес столбца (column address). Для сопровождения первого компонента служит сигнал RAS (Row Address Strobe), а второго — сигнал CAS (Column Address Strobe). Вообще говоря, под временем выборки для микросхемы памяти понимается длительность именно сигнала RAS.

В процессе обращения к микросхеме DRAM для записи или считывания информации необходимо сначала подать на ее адресные входы код адреса строки, и одновременно с ним (или с некоторой ненормируемой задержкой) сигнал RAS, затем через нормированное время задержки должен быть подан код адреса столбца, сопровождаемый сигналом CAS. Следующее обращение к этой микросхеме возможно только после промежутка времени, в течение которого происходит восстановление (перезарядка) внутренних цепей микросхемы. Это время называют временем перезарядки (prechargeitime), причем оно составляет почти 90% от общего времени выборки.

Одним из способов повышения быстродействия динамической памяти является метод управления памятью с чередованием адресов (interleaving mode). Дело в том, что, используя даже обычные микросхемы DRAM, задержки, связанной со временем перезарядки, можно избежать, если каждые последовательно выбираемые ячейки памяти будут относиться к разным банкам памяти. Таким образом, метод чередования адресов предусматривает деление памяти на блоки (банки), из которых процессор должен считывать данные попеременно. То есть пока считываются данные из одной группы микросхем, другая группа получает время на перезарядку.

Другим способом повышения быстродействия, требующим, как правило, небольших архитектурных добавок, является метод страничной выборки (paging mode). Он базируется на том, что повторения сигнала RAS также можно избежать, если адреса строк выбираемых ячеек памяти лежат в пределах одной страницы, то есть адрес их строк неизменен.


Содержание  Назад  Вперед