Физическое окружение вычислительной техники


         

Режимы работы памяти


Напомним, что для адресации к любому биту, например, 1-Мбитной микросхемы требуются 20 адресных линий, в то время как корпус такой микросхемы имеет только 18 выводов. Дело здесь в том, что для этой цели используется так называемое мультиплексирование адресов. Полный адрес ячейки данных делится на два компонента — адрес строки (row address) и адрес столбца (column address). Для сопровождения первого компонента служит сигнал RAS (Row Address Strobe), а второго — сигнал CAS (Column Address Strobe). Вообще говоря, под временем выборки для микросхемы памяти понимается длительность именно сигнала RAS.

В процессе обращения к микросхеме DRAM для записи или считывания информации необходимо сначала подать на ее адресные входы код адреса строки, и одновременно с ним (или с некоторой ненормируемой задержкой) сигнал RAS, затем через нормированное время задержки должен быть подан код адреса столбца, сопровождаемый сигналом CAS. Следующее обращение к этой микросхеме возможно только после промежутка времени, в течение которого происходит восстановление (перезарядка) внутренних цепей микросхемы. Это время называют временем перезарядки (prechargeitime), причем оно составляет почти 90% от общего времени выборки.

Одним из способов повышения быстродействия динамической памяти является метод управления памятью с чередованием адресов (interleaving mode). Дело в том, что, используя даже обычные микросхемы DRAM, задержки, связанной со временем перезарядки, можно избежать, если каждые последовательно выбираемые ячейки памяти будут относиться к разным банкам памяти. Таким образом, метод чередования адресов предусматривает деление памяти на блоки (банки), из которых процессор должен считывать данные попеременно. То есть пока считываются данные из одной группы микросхем, другая группа получает время на перезарядку.

Другим способом повышения быстродействия, требующим, как правило, небольших архитектурных добавок, является метод страничной выборки (paging mode). Он базируется на том, что повторения сигнала RAS также можно избежать, если адреса строк выбираемых ячеек памяти лежат в пределах одной страницы, то есть адрес их строк неизменен.
Напомним, что в микросхеме динамической памяти считывание в статический буфер происходит для всей строки целиком, конкретный же бит выбирается уже адресом столбца. Понятно, что если следующий подлежащий считыванию бит находится в той же строке, то нет смысла читать ее в буфер еще раз. Наиболее распространены две разновидности подобного режима: с повторением сигнала стробирования CAS при изменении младшей части адреса и без повторения. В последнем случае быстродействие, естественно, увеличивается.

В стремлении создавать все более быстрые чипы DRAM производители усовершенствовали их во многих аспектах. Каждый носит свое замысловатое название и имеет особые преимущества.

Микросхемы DRAM, реализующие страничный режим, часто называют FPM (Fast Page Mode). Их принцип работы основан на том, что обычно у микросхем DRAM только половина необходимых адресных линий. Одни и те же контакты используются для адресов строк и столбцов, а их назначение определяется временем поступления сигнала. Для ускорения работы, в случае если процессор обращается к нескольким последовательным или близко расположенным ячейкам, чипу памяти адрес строки сообщается только однажды, а затем осуществляется последовательный доступ к ячейкам, расположенным в указанных далее столбцах. Новый адрес строки передается только при переходе к новой строке. Тем не менее, использование даже подобных способов повышения быстродействия оперативной памяти, выполненной на стандартных DRAM, не давало требуемых результатов.

Другая стратегия (используемая в EDO DRAM), основана на том, что считанные данные некоторое время могут накапливаться на выходе. Подобный принцип, называемый ускоренным выводом данных (Extended Data Out), позволяет обращаться к значению некоторой ячейки, и в то время как результат предыдущего запроса еще считывается, чип может подготавливать следующий бит данных.

Двухпортовые DRAM позволяют обращаться сразу к двум ячейкам (по двум адресам). Это осуществляется с помощью двух полных наборов схем для чтения данных из битового массива.Когда миллионы битовых ячеек расположены на одном чипе, дополнительные расходы на это незаметны на фоне остальной, стоимости. Такие устройства несимметричны. То есть, в то время как один порт ввода-вывода позволяет обращаться к произвольной ячейке (и имеет схемы для записи данных в произвольные ячейки), второй используется только, для чтения данных и только всей строки за один раз. Такие двухпортовые чипы DRAM, называемые также видео RAM: (Video RAM, VRAM), особенно; полезны для кадровых видеобуферов, так как они изначально используются CPU для оперативного чтения и записи, а также для линейного чтения (схемой видеоизображения).

WRAM (Windows RAM) — это специальная версия VRAM, оптимизированная для типа доступа, обычного в ОС Windows и приложений Windows.


Содержание  Назад  Вперед





Forekc.ru
Рефераты, дипломы, курсовые, выпускные и квалификационные работы, диссертации, учебники, учебные пособия, лекции, методические пособия и рекомендации, программы и курсы обучения, публикации из профильных изданий